按键盘上方向键 ← 或 → 可快速上下翻页，按键盘上的 Enter 键可回到本书目录页，按键盘上方向键 ↑ 可回到本页顶部！
————未阅读完？加入书签已便下次继续阅读！
频率范围 300 500 MHz
发射输出功率 0 15 dBm
射频灵敏度 …99 …113 dBm
射频输入阻抗 1/4 kOhm/pF
射频输出阻抗 2。4 pF
最大接收输入电平 …20 dBm
基带滤波器带宽 250 330 410 kHz
晶振频率 39 MHz
本机振荡器漂移 …4 ppm/ ℃
通过3 线总线可编程的频偏 ±4 ±200 kHz
通过3 线总线可编程的数据速率 4 64 kb/s
数字输入/输出低电平 0 0。25VDD V
数字输入/输出高电平 0。75 V
DD
时钟唤醒时间 2 3。5 ms
接收器唤醒时间 100 150 us
发射器唤醒时间 100 150 us
数据设置时间 125 ns
接收到发射转换时间 15 25 us
发射到接收转换时间 60 75 us
SC 总线时钟上升时间 50 ns
SC 总线时钟下降时间 50 ns
SC 总线时钟频率 4 MHz
3。5。3 芯片封装与引脚功能
XE1202 采用TQFP －44 封装，如图3。5。1 所示，各引脚功能如表3。5。2 所示。
…………………………………………………………Page 877……………………………………………………………
·206 · 射频集成电路芯片原理与应用电路设计
图3。5。1 XE1202 引脚封装形式
表3。5。2 XE1202 引脚功能
引脚 符号 功 能
1 MODE（1） 发射/接收/待机/睡眠模式选择
2 MODE（0） 发射/接收/待机/睡眠模式选择
3 EN 使能
4 VSSF 模拟地
5 RFA 射频输入
6 RFB 射频输入
7 VSSP 功率放大器地
8 VSSP 功率放大器地
9 RFOUT 射频输出
10 VDDP 功率放大器电源
11 TVCO 测试输入（正常工作时连接到VSS ）
12 VDDF 模拟电源电压
13 TKA VCO 谐振回路
14 TKB VCO 谐振回路
15 VSSF 模拟地
16 LFB PLL 回路滤波器
17 VDDD 数字电源电压
18 VSSD 数字地
19 TSUPP 测试电路电源电压（正常工作时连接到VSS ）
20 SCAN 扫描测试输入（正常工作时连接到VSS ）
…………………………………………………………Page 878……………………………………………………………
第3 章 射频收发器芯片原理与应用电路设计 ·207 ·
续表
引脚 符号 功 能
21 OPT （正常工作时连接到VSS ）
22 TMOD＇0＇ （正常工作时连接到VSS ）
23 TMOD＇1＇ （正常工作时连接到VSS ）
24 VSSA 回路滤波器地
25 XTA 晶振/外部时钟输入
26 VSSA 回路滤波器地
27 XTB 基准晶振
28 VDDA 回路滤波器电源电压
29 QAMP Q 低通滤波器输出
30 IAMP I 低通滤波器输出
31 TMOD＇2＇ （正常工作时连接到VSS ）
32 TMOD＇3＇ （正常工作时连接到VSS ）
33 TIBIAS （正常工作时连接到VSS ）
34 VDD 回路滤波器数字电源电压
35 SO 配置寄存器串行输出
36 SI 配置寄存器串行输入
37 SCK 配置寄存器串行时钟
38 CLKOUT 在基准频率上的时钟输出（分频比4 、8、16、32 ）
39 VSS 回路滤波器数字地
40 DCLK 恢复接收数据时钟
41 DATAOUT 接收数据
42 DATAIN 发射数据
43 PATTERN 模式识别输出
44 MODE（2） 发射/接收/待机/睡眠模式选择
3。5。4 内部结构与工作原理
XE1202 的内部结构方框图如图3。5。2 所示。
由图3。5。2 可见，XE1202 主要由接收、发射、本振以及3 线总线接口等四个部分组成。
XE1202 的接收部分由低噪声放大器（LNA ）、下变频器、自激消除模块、基带滤波器以及位
同步器等部分组成。LNA 提供的低噪声增益可通过外部电路（分立元件）进行调节，该外部
电路由输出LC 谐振回路和RF 输入LC 匹配网络组成；下变频器具有90 °相移电路和2 个
合成器及通道（I/Q ），完成零中频接收器的直接下变频；自激消除模块则对DC 和低频输出
信号进行50dB 衰减，避免本振上的自激振荡；基带滤波器由两个级连的Sallen&key 低通滤
波器组成，每级有 10dB 的增益，可实现具有30kHz 截止频率的Butterworth 低通滤波，AC
耦合（截止频率为64kHz ）可以避免偏移量的增加，并可衰减1/f 的噪声；位同步器是一个可
被 ALU 控制的数字 PLL ，为系统提供同步数据时钟。为了提高性能，可根据所需的数据速
率，通过3 线总线对位同步器进行编程设计。
…………………………………………………………Page 879……………………………………………………………
·208 · 射频集成电路芯片原理与应用电路设计
…………………………………………………………Page 880……………………………………………………………
第3 章 射频收发器芯片原理与应用电路设计 ·209 ·
XE1202 的发射部分由DDS 调制器、单边带上变频器及功率放大器组成。FSK 偏频可直
接通过数字合成器（DDS ）来实现，所以XE1202 的FSK