按键盘上方向键 ← 或 → 可快速上下翻页，按键盘上的 Enter 键可回到本书目录页，按键盘上方向键 ↑ 可回到本页顶部！
————未阅读完？加入书签已便下次继续阅读！
表2。1。3 CSEL 状态与晶振频率
CSEL 端 晶振频率
开路 5。xxMHz
短路到地 10。xxMHz
限幅器是一个多级AC 耦合的放大器，其增益在带通特性中心频率 10。7MHz处约为80dB。
输入阻抗为 330Ohm，可直接与 10。7MHz 陶瓷滤波器连接。限幅器能产生像 RSSI 一样的直接与
输入信号相对应的直流电压，用来解调在基带电路中的 ASK 接收信号。RSSI 的输出加到调
制方式开关、峰值检波器和 AGC 电路。为了解调ASK 信号，MSEL 引脚端必须开路。
为解调 FSK 信号，使用一个完全集成在芯片上的 PLL 电路。限幅器输出的差动信号馈
送到线性鉴相器。解调器的增益典型值是 140uV/kHz。解调器解调方式转换由 MSEL 引脚端
控制，其工作状态如表 2。1。4 所示。
表2。1。4 MSEL 引脚端工作状态
MSEL 解调方式
开路 ASK
短路到地 FSK
数据滤波器由一个带宽大于 100kHz，作为电压跟随器的运算放大器和两个在片内的
100kOhm的电阻组成。外接两个电容构成一个二阶低通滤波器。
数据限幅器是一个带宽为 100kHz 的快速比较器，允许最大接收数据速率为 100 kBaud 。
最大接收数据速率也与 IF 滤波器的带宽和本机振荡器的公差值有关。数据限幅器输出一个数
字的数据信号（CMOS 电平）到后续电路。
峰值检波器产生一个与接收数据信号的幅值电压相符合的直流电压。峰值检波器需外接
RC 网络，其输出信号可作为信号强度的指标和数据脉冲限幅器的基准，最大输出电流为
950uA 。
能隙基准电路为芯片提供了一个温度稳定的基准电压，在低功耗模式时，由 PDWN 引脚
端信号控制关掉的所有支电路，此时电源电流值为 50nA 。PDWN 端（引脚 27 ）开路或连接
到地时，芯片工作在低功耗模式；PDWN 端连接到 VS 时，芯片工作在接收状态。
2。1。5 应用电路设计
根据 TDA5211 的引脚说明和对其芯片内部的了解，可以设计出无线数字接收电路，它
的工作频段由其元器件参数决定，现在对其部分电路设计进行说明。
1．选择LNA 阈值电压和时间常数
LNA 自动增益控制的内部电路如图2。1。3 所示，它包含一个跨导倒数放大器，用来比较
由RSSI 产生的接收信号和外部提供的阈限电压，阈限电压数值在 0。8V～2。8V 之间，在接收
信号动态范围内提供一个转折控制点。
阈限电压 U 加到 23 脚 THRES 端，其值由在 24 脚 3V OUT 端和 THRES 两引脚端之
thres
间外接电阻分压产生，在 24 脚 3VOUT 端提供一个由内部能隙电源产生的温度系数稳定的
…………………………………………………………Page 761……………………………………………………………
·90 · 射频集成电路芯片原理与应用电路设计
3V 输出电压，如果由限幅器产生的 RSSI 电平高于 U ，OTA 产生一个正电流I ，在 THRES
thres load
引脚端产生电压上升，否则 OTA 产生一个负电流，这些电流具有不同值，使 AGC 具有快速
吸收和缓慢释放的功能，Iload 输出外接一个电容，产生 LNA 增益控制电压。
图2。1。3 LNA 自动增益控制电路
设计中可根据需要来选择开关控制点，一般选择 1。8V 的阈限电压。应强调的是，在 24
脚 3V 输出端能够驱动的电流为 50uA ，但在 THRES 脚的输入电流仅为 40nA ，因为抑制在
24 脚 3V 输出端的电流输出与接收器的功耗直接相关，外接电阻应该有较高的阻值，一般选
择 R1 为 240kOhm，R2 为 360kOhm，此时在24 脚 3V 输出端的输出电流为 5uA ，阈限电压 1。8V。
如上所述，TAGC 端外接一个电容，根据 OTA 的充放电便可产生LNA 增益控制电压，
TAGC 端外接的电容将对 AGC 的时间常数发生影响，当充放电不相等时，便可得到两个不
同的时间常数，电容充电过程中的时间常数应该根据数据传输速率来选择，根据西门子公司
所测的数据可知，电容值应该大于 47nF 。
2 ．数字滤波器设计
数字滤波器的设计电路如图 2。1。4 所示。芯片中的电压跟随器和两个 100kOhm的电阻，再
加上两个外接电容，一个接在 22 脚和 19 脚之间。另一个接在 21 脚上，它的另一端接地，这
样便组成了一个低通的数字滤波器。电容值的计算公式如下：
2Q
C1= （2。1。1 ）
Rω
3dB
1
C2= （2。1。2 ）
2Q Rω
3dB
ω 截止频率：当为贝塞尔滤波器时，Q=0。577； ζ=1。762 ；当为巴特沃思滤波器时，Q=0。71；
3dB
ζ=1。0 。例如，频带为5kHz 的巴特沃思滤波器，R=100kOhm； C1=450pF； C2=225pF。
3 ．晶体振荡器电路设计
晶体振荡电路的负阻抗部分决定晶体振荡器工作所需的频率，晶振负载电容的值计算公
式如下：
…………………………………………………………Page 762……………………………………………………………
第2 章 射频接收器芯片原理与应用电路设计 ·91 ·
1
CS= （2。1。3 ）
1
＋2πfx l
c
l
图2。1。4 数字滤波器电路
例如，10。18MHz 时，C =12pF； X =870Ohm； C 10。6pF。
L L S=
CS 数值可以使用两个电容与晶振串联获得，在 5。1MHz 时为 18pF 和 22pF，在 10。2MHz
时为 18pF 和 12pF。
4 ．数据限制器的阈值
数据限制器的阈值可通过两种方式产生，一是通过使用信号译码分解，如果信号译码分
解没有直流分量例如曼彻斯特译码，阈值则由外部 RC 积分器产生，RC 积分器的截止频率应
比数字信号的最低频率低，为了保证最小失真，R 最小值为 20 kOhm，如图2。1。5 所示。
图2。1。5 使用外部 RC 积分器的数据限制器
另一种产生阈值的方法是利用峰值检波器外接两个电阻和一个电容，元件值根据译码分
解和协议规定而查得，如图 2。1。6 所示。
图2。1。6 使用峰值检波器的数据限制器
附加HCS512 集成电路的应用电路如图 2。1。7 所示，印制板图如图 2。1。8 所示。
…………………………………………………………Page 763……………………………………………………………
·92 · 射频集成电路芯片原理与应用电路设计
…………………………………………………………Page 764……………………………………………………………
第2 章 射频接收器芯片原理与应用电路设计 ·93 ·